Module also offered within study programmes:
General information:
Annual:
2017/2018
Code:
EME-1-601-s
Name:
Basics of VLSI digital design
Faculty of:
Faculty of Electrical Engineering, Automatics, Computer Science and Biomedical Engineering
Study level:
First-cycle studies
Specialty:
-
Field of study:
Microelectronics in industry and medicine
Semester:
6
Profile of education:
Academic (A)
Lecture language:
Polish
Form and type of study:
Full-time studies
Course homepage:
 
Responsible teacher:
dr hab. inż. Szczygieł Robert (robert.szczygiel@agh.edu.pl)
Academic teachers:
dr hab. inż. Szczygieł Robert (robert.szczygiel@agh.edu.pl)
Module summary

.

Description of learning outcomes for module
MLO code Student after module completion has the knowledge/ knows how to/is able to Connections with FLO Method of learning outcomes verification (form of completion)
Social competence
M_K001 Student zna zakres i znaczenie wykorzystania cyfrowych technik przetwarzania danych w odniesieniu do aktualnego stanu techniki. ME1A_K01 Activity during classes
Skills
M_U001 Samodzielnie opisuje funkcjonalność prostego układu cyfrowego w języku Verilog. ME1A_U14 Completion of laboratory classes
M_U002 Potrafi przeprowadzić syntezę oraz wygenerować topologię cyfrowego bloku w układzie scalonym. ME1A_U10 Execution of a project
Knowledge
M_W001 Wymienia zależności pomiędzy poborem mocy, szybkością działania oraz zajmowaną powierzchnią układu scalonego. ME1A_W18 Examination,
Completion of laboratory classes
M_W002 Wylicza etapy oraz technologie wykorzystywane przy produkcji układu scalonego. ME1A_W27, ME1A_W16 Examination,
Completion of laboratory classes
FLO matrix in relation to forms of classes
MLO code Student after module completion has the knowledge/ knows how to/is able to Form of classes
Lecture
Audit. classes
Lab. classes
Project classes
Conv. seminar
Seminar classes
Pract. classes
Zaj. terenowe
Zaj. warsztatowe
Others
E-learning
Social competence
M_K001 Student zna zakres i znaczenie wykorzystania cyfrowych technik przetwarzania danych w odniesieniu do aktualnego stanu techniki. - - + - - - - - - - -
Skills
M_U001 Samodzielnie opisuje funkcjonalność prostego układu cyfrowego w języku Verilog. - - + - - - - - - - -
M_U002 Potrafi przeprowadzić syntezę oraz wygenerować topologię cyfrowego bloku w układzie scalonym. - - - + - - - - - - -
Knowledge
M_W001 Wymienia zależności pomiędzy poborem mocy, szybkością działania oraz zajmowaną powierzchnią układu scalonego. + - - - - - - - - - -
M_W002 Wylicza etapy oraz technologie wykorzystywane przy produkcji układu scalonego. + - - - - - - - - - -
Module content
Lectures:
  1. Budowa bramek logicznych. Przykład procesora MIPS.
  2. Charakterystyki stałoprądowe i czasowe bramek logicznych. Skalowanie tranzystorów.
  3. Logical effort.
  4. Pobór mocy w układach cyfrowych.
  5. Projektowanie układów kombinacyjnych.
  6. Rodziny układów logicznych.
  7. Projektowanie układów sekwencyjnych.
  8. Połączenia.
  9. Sumatory, komparatory, liczniki, układy mnożące.
  10. Pamięci.
  11. Skalowanie technologii i aspekty ekonomiczne.
Laboratory classes:
  1. Symulacje wpływ parametrów PVT na działanie układów cyfrowych.
  2. Projektowanie topografii standardowych bramek logicznych.
  3. Scieżki danych procesora MIPS – symulacje i topografia.
  4. Ścieżka kontrolna procesora MIPS.
  5. Składanie całego układ układu scalonego.
Project classes:
Student workload (ECTS credits balance)
Student activity form Student workload
Summary student workload 115 h
Module ECTS credits 6 ECTS
Participation in lectures 28 h
Participation in laboratory classes 28 h
Participation in project classes 14 h
Realization of independently performed tasks 35 h
Examination or Final test 10 h
Additional information
Method of calculating the final grade:

Warunkiem uzyskania pozytywnej oceny końcowej jest uzyskanie pozytywnej oceny z laboratorium, ćwiczeń projektowych oraz egzaminu.
Ocena końcowa jest średnią ważoną ocen z laboratorium (20%), ćwiczeń projektowych (40%) oraz egzaminu (40%).

Prerequisites and additional requirements:

Podstawowe właściwości fizyczne i elektryczne tranzystorów MOS.
Języki opisu sprzętu.

Recommended literature and teaching resources:

N. H. E. Weste, D. M. Harris, “Integrated Circuit Design”, Fourth Edition, PEARSON 2011

Scientific publications of module course instructors related to the topic of the module:

P. Grybos, P. Kmon, P. Maj, R. Szczygiel, “32k Channel Readout IC for Single Photon Counting Pixel Detectors with 75 μm Pitch, Dead Time of 85 ns, 9 e− rms Offset Spread and 2% rms Gain Spread”, IEEE TRANSACTIONS ON NUCLEAR SCIENCE, VOL. 63, NO. 2, APRIL 2016

P. Grybos, P. Kmon, P. Maj, R. Szczygiel, “An Effective Multilevel Offset Correction Technique for Single Photon Counting Pixel Detectors”, IEEE TRANSACTIONS ON NUCLEAR SCIENCE, VOL. 63, NO. 2, APRIL 2016

K. Kasiński, R. Szczygieł, W. Zabolotny, J. Lehnert, C. J. Schmidt, W. F. J. Müller, “A protocol for hit and control synchronous transfer for the front-end electronics at the CBM experiment”, Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, Volume 835, 1 November 2016, Pages 66–73

Additional information:

None